产品参数
Wing-M510 Processor IP的详细技术参数，为您提供全面的产品信息
性能基准测试
Dhrystone
3.0 (legal)
Coremark
5.5
功能参数
支持1-4核的多核配置
ISA
RV32IMBAFDV_zce_zicond
Micro Arch
8-stage, In-order, two-issue
Function Safety
ASIL-B (Split Mode), ASIL-D
Privilege Mode
Machine, Supervisor and User Mode, supporting Hypervisor
Ext. Interrupts
Up to 1024 IRQs
Debug
JTAG/APB
External Bus
2x AHB/AXI
Memory System
I/D Cache(up to 64KB)；I/D TCM(up to 128KB)Shared L2 memoryOptional Memory Protect Unit (PMP)
功能特点
领先的处理器架构性能，强大的控制及运算能力，支持RVV指令集扩展
可支持INSTEND客制化指令集扩展功能，提升IP的扩展灵活性
可支持增强代码密度的扩展指令集，在提升性能的同时有效减少存储需求及能耗
增强的指令和数据跟踪特性，全面提升处理器效率
高实时性和低中断延迟，提供极致的处理器性能
支持Hypervisor，可快速部署vRTOS
支持多核配置，多核共享内存
支持可信执行环境（TEE），提供安全且高效的高性能算力
高可靠性，可同时满足车规ASIL-B/ASIL-D等级要求
先进的操作系统与应用迁移技术 WingBridge，提升生态兼容性
架构
Wing-M510是基于RISC-V架构的32位、单发射、2级流水的处理器，适用于极低功耗和极小面积的嵌入式应用，逻辑门数低至12k，可替代ARM Cortex M0/M0+。
Wing-M510 处理器IP架构
Wing-M510 处理器优势
性能优势
实时性优势
交付包
隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品
HDK
- Wing-M510 RTL代码
- 仿真验证环境
- DC综合参考环境
- Formality形式验证参考环境
- FPGA配置文件
SDK
- Wing IDE
- 编译工具链
- 调试器
- BSP
- IA/CA 仿真器
文档
- Wing-M510 处理器技术文档
- Wing-M510 处理器集成文档
- Wing-M510 SDK手册
